PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-037000

(43)Date of publication of application: 07.02.1997

(51)Int.CI.

HO4N 1/00 B41J 5/30 B41J 29/38 GO6F 3/12 HO4N 1/21

(21)Application number: 07-189036

(71)Applicant:

BROTHER IND LTD

(22)Date of filing:

25.07.1995

(72)Inventor:

FUNABASHI SATOMITSU

UBUKAWA HISAKI


USAMI HAJIME

(54) PRINTER

(57)Abstract:

PROBLEM TO BE SOLVED: To enable printer control by a CPU even during data transfer by connecting a direct memory access(DMA) controller and a RAM through a local bus when continuously receiving image data from a host computer.

SOLUTION: A laser printer 1 forms an image by controlling an image forming mechanism 2 and an engine controller 3 for controlling this mechanism according to image data and control data supplied from a personal computer PC 4 as the host computer. An interface I/F 10 switches an interruption mode for supplying the control data supplied from the PC 4 through a CPU bus 21 to a CPU 11 and a transfer mode for supplying the similarly supplied image data through a local bus 22 to a DMA controller 17. An arbitration circuit 15 allows access to a DRAM 16 due to either the CPU 11 or the DMA controller 17. Thus, the receiving processing and image forming processing of image and control data can be simultaneously performed.



LEGAL STATUS

[Date of request for examination]

27.03.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 3079956

23.06.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-37000

(43)公開日 平成9年(1997)2月7日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ		技術表示箇所
H04N 1/0	00		H04N 1/	'00	С
B41J 5/3	30		B41J 5/	/30	Z
29/3	38		29/	29/38 Z	
G06F 3/1	12		G 0 6 F 3/12 A		
H04N 1/2	21		H04N 1/	' 21	
			永韓查審	未請求 請求項の数3	OL (全 8 頁)
(21)出願番号 特願平7-189036		(71)出願人 000005267			
				プラザー工業株式会社	
(22)出顧日	平成7年(1995)7	平成7年(1995)7月25日		受知県名古屋市瑞穂区	苗代町15番1号
		(72)発明者 船橋設充			
			名古屋市瑞穂区苗代町15番1号プラザーエ		
			業株式会社内		
(72) §		(72)発明者	生川寿樹		
			名古屋市瑞穂区苗代町15番1号プラザーエ		
			3	業株式会社内	
		(72)発明者 宇佐美元			
			名古屋市瑞穂区苗代町15番1号プラザーエ		
			,	業株式会社内	
			<u> </u>	,	

(54) 【発明の名称】 プリンタ

(57)【要約】

【課題】 ホストコンピュータから送信される画像デー タを、プリンタ内のDMAコントローラによって受信し ている最中でも、プリンタ内のCPUによりプリンタの 制御を可能にすること。

【解決手段】 ホストコンピュータに接続されるインタ ーフェイスと、プリンタの制御を行なうCPUとをCP Uバスで接続すると共に、インターフェイスと、画像デ ータ格納するDRAMと、インターフェイスから受け取 った画像データをDRAMへ転送するDMAコントロー ラとをローカルバスで接続する。



特開平9-37000

【特許請求の範囲】

【請求項1】 外部装置から供給される画像データ及び 制御データに従って画像を形成するプリンタにおいて、 画像を形成するための画像形成手段と、

前記外部装置に接続され、前記外部装置から供給される 画像データ及び制御データを受信するための受信手段 と、

前記外部装置から供給される制御データに従って前記画 像形成手段を制御するための制御手段と、

前記受信手段と前記制御手段とを接続するための第1の バスと、

前記外部装置から供給される画像データを格納するための記憶手段と、

前記外部装置から供給される画像データの前記記憶手段への転送を前記制御手段を介さず直接行なうための転送 手段と、

前記受信手段と前記記憶手段と前記転送手段とを接続するための第2のバスとを備えたことを特徴とするプリンタ。

【請求項2】 請求項1に記載のプリンタにおいて、前記転送手段が前記記憶手段へ連続して転送する画像データの数を任意に設定するためのデータ数設定手段と、前記転送手段が前記受信手段を介して画像データを受信可能な状態にする転送モードと、前記制御手段が前記受信手段を介して制御データを受信可能な状態にする割り込みモードとを切り替えるためのモード切り替え手段とを備え

前記モード切り替え手段は、前記データ数設定手段により設定された数の画像データが前記転送手段によって前記記憶手段へ転送される度に、前記転送モードを、前記 30割り込みモードに切り替えることを特徴とするプリンタ

【請求項3】 請求項1に記載のプリンタにおいて、 前記第1のバスを前記記憶手段に接続すると共に、 前記制御手段による前記第1のバスを介する前記記憶手 段へのアクセスと、前記転送手段による前記第2のバス を介する前記記憶手段へのアクセスとを調停するための 調停手段を備えたことを特徴とするプリンタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、外部装置から送信される画像データ及び制御データを受信して画像を形成するプリンタに関する。

[0002]

【従来の技術】従来、例えば特開昭64-36326号公報に記載されているプリンタのように、外部装置、例えばホストコンピュータから供給される画像データを高速に受信するために、画像データをダイレクト・メモリ・アクセス(以下DMAと称す)方式によりプリンタ内のメモリへ転送するプリンタが知られている。

【0003】従来のDMA方式を採用したプリンタは、プリンタを制御するためのCPUと、画像データを格納するためのメモリと、CPUを介さずに直接メモリへ画像データを転送するためのDMAコントローラとを備えている。そして、CPUとメモリとDMAコントローラとは、共通のバスにより互いに接続されている。

【0004】このDMA方式を採用したプリンタでは、CPUがDMAコントローラに画像データの転送を指令した後は、DMAコントローラが画像データの転送を行なうため、CPUによる画像データのメモリへの書き込み作業が不要となり、画像データの受信を高速化することができる。

[0005]

【発明が解決しようとする課題】しかしながら、従来のプリンタにおいては、CPUとメモリとDMAコントローラとが共通の、即ち1つのバスで接続されているため、DMAコントローラが画像データをメモリへ転送している間は、バスがDMAコントローラによって占有されるので、CPUはプリンタの制御が全くできなくなる。

【0006】従って、DMAコントローラにより連続して多量の画像データを転送すると、CPUは画像データの転送が終了するまではプリンタを制御できないため、プリンタの画像形成速度が遅くなるという問題がある。これでは、画像データの受信速度は速くなっても、画像形成速度は遅くなるので、画像データの受信時間と画像の形成時間とを合わせた処理時間の短縮効果は少ない。また、DMAコントローラによる画像データの転送中にプリンタになんらかの異常が生じても、CPUが即座に対処できないという問題もある。

【0007】一方、CPUがプリンタの制御を行なうのに全く支障の無いほど、DMAコントローラが一度に転送する画像データの量を少なくし、例えば、DMAコントローラが1バイトのデータを転送する度にCPUへバスを明け渡すようにすると、画像データの受信速度が遅くなるという問題がある。

【0008】本発明の目的は、画像データの受信中においても、プリンタの制御が可能なプリンタを提供することにある。

【0009】本発明の別の目的は、プリンタの画像形成 速度を低下させることなく、外部装置から供給される画 像データを高速に受信することが可能なプリンタを提供 することにある。

[0010]

【課題を解決するための手段】この目的を達成するために、請求項1に記載のプリンタでは、受信手段により外部装置から供給される画像データ及び制御データが受信される。受信手段によって受信された制御データは、第1のバスを介して制御手段に供給され、制御手段は、制御データに従って画像形成手段を制御する。

2

特開平9-37000

3

【0011】一方、受信手段によって受信された画像データは、第2のバスを介して転送手段に供給され、転送手段により第2のバスを介して記憶手段に転送され格納される。

【0012】また、請求項2に記載のプリンタでは、請求項1に記載のプリンタに加えて、データ数設定手段により、転送手段が記憶手段へ連続して転送する画像データの数が任意に設定される。そして、モード切り替え手段によって、データ数設定手段により設定された数の画像データが転送手段によって記憶手段へ転送される度に、転送手段が受信手段を介して画像データを受信可能な転送モードから、制御手段が受信手段を介して制御データを受信可能な割り込みモードへの切り替えが行なわれる。

【0013】さらに、請求項3に記載のプリンタでは、 請求項1に記載のプリンタに加えて、第1のバスが記憶 手段に接続され、調停手段により、制御手段による第1 のバスを介しての記憶手段へのアクセスと、転送手段に よる第2のバスを介しての記憶手段へのアクセスとが調 停される。

[0014]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0015】図1は、本発明の実施の一形態であるレーザープリンタの電気的構成を表わすブロック図である。レーザープリンタ1は、ホストコンピュータとしてのパーソナルコンピュータ4(以下、PCと称す)に接続され、PC4から供給される画像データ及び制御データに従って、普通紙等の媒体に画像を形成する。レーザープリンタ1は、レーザー方式で画像を形成する画像形成機 30 構や用紙送り機構等の諸機構を含むエンジン2と、このエンジン2を制御するためのコントローラ3とを有する。エンジン2については、既存のレーザープリンタと同様であるため、その詳しい説明は省略する。

【0016】PC4は、画像データと制御データとをレーザープリンタ1に供給する。画像データは、画像を表わすビットマップデータを所定の方式により圧縮したデータであり、制御データは、解像度を表わすデータ、改ページを表わすデータ、一度に連続して送信する画像データの数(以下、ブロック総バイト数と称す)を表わす 40 データ等である。

【0017】コントローラ3は、PC4に接続され、PC4から画像データ及び制御データを受信するインターフェイス10と、インターフェイス10を介して制御データを受信し、プリンタ全体の制御を行なう8ビットのCPU11と、このCPU11によって実行される制御プログラムを格納したROM12と、種々のワークメモリ等が設けられるRAM13と、CPU11の指令に基づいて制御信号をエンジン2へ出力するエンジンコントローラ14と、画像データを格納するDRAM16とを50

備えている。

【0018】上記インターフェイス10、CPU11、ROM12、RAM13、エンジンコントローラ14、DRAM16は、CPUバス21により相互に接続されている。エンジンコントローラ14とエンジン2とは、複数の信号線23により接続されている。

4

【0019】コントローラ3は、また、圧縮された画像データを伸長する復号化回路18と、インターフェイス10を介して画像データを受信し、DRAM16へ転送すると共に、DRAM16に格納された画像データを読み出して復号化回路18へ転送するDMAコントローラ17と、復号化回路18により伸長された画像データをビデオ信号としてエンジン2へ出力するラインバッファ19とを備えている。

【0020】上記インターフェイス10、復号化回路18、DRAM16、DMAコントローラ17は、ローカルバス22により相互に接続されている。復号化回路18とラインバッファ19とは専用のバス24で接続されており、ラインバッファ19とエンジン2とは信号線25で接続されている。

【0021】DRAM16は、CPU11によるアクセスとDMAコントローラ17によるアクセスとを可能にするため、CPUバス21とローカルバス22との両方に接続されているが、構成上CPU11とDMAコントローラ17とが同時にアクセスすることはできないので、調停回路15を介してCPUバス21とローカルバス22とに接続されている。調停回路15は、CPU11とDMAコントローラ17とのいずれか一方によるDRAM16へのアクセスを許容する。

【0022】なお、コントローラ3のDRAM16以外の要素は、ASIC (ApplicationSpecified Integrate d Circuit; 用途特定型IC) として、1チップ化されている。

【0023】インターフェイス10は、PC4から供給される制御データをCPUバス21を介してCPUへ供給する割り込みモードと、PC4から供給される画像データをDMAコントローラ17へ供給する転送モードとの切り替えを行なう。以下、図2に基づいて、インターフェイス10のモード切り替え機能に関連する部分の回路構成について説明する。

【0024】インターフェイス10は、CPU11の8ビットのデータバスDI [07..00] に接続されるレジスタ50を備えている。レジスタ50は、CPU11によってブロックデータ数が設定され、DMAコントローラ17がインターフェイス10から受け取った1バイトの制御信号をDRAM16へ転送する度にダウンカウントがなされる。

【0025】インターフェイス10に入力される信号には、図示しないリセットICから供給されるシステム全体のリセット信号RESET、PC4から供給されるス

(4)

6

トローブ信号STROBE、図示しない発振器から供給されるシステムクロック信号SCLK、CPU11から供給され、レジスタ50を設定するためのチップセレクト信号CCMDCS、調停回路から供給されるバス使用許可信号CBG、CPU11から供給され、レジスタ50の下位8ピットを設定するためのチップセレクト信号BTLCS1、CPU11から供給され、レジスタ50の中位8ピットを設定するためのチップセレクト信号BTLCS2、CPU11から供給され、レジスタ50の上位6ピットを設定するためのチップセレクト信号BTLCS3、DMAコントローラ17から供給され、DMAコントローラ17により画像データ1バイトのDRAM16へ転送が終了したことを表わす転送終了信号CDMAEND等がある。

【0026】インターフェイス10から出力される信号には、割り込みモードのとき、PC4から供給されるストローブ信号STROBEに従って、CPU11に割り込みをかける割り込み信号STBINT、DMAコントローラ17によりDRAM16へ画像データの転送を開始する際に、調停回路15に対して、ローカルバス22を介してのDRAM16へのアクセスを要求するバス要求信号CBR、DMAコントローラ17に対して、画像データの転送の開始を指令する転送開始信号CDMAENA等がある。

【0027】インターフェース10内部で発生される信号としては、システムクロック信号SCLKを反転した反転クロック信号SCLKB、割り込みモードと転送モードとを切り替えるためのモード切り替え信号GMODE、レジスタ50のカウント値がゼロになったことを表 30 わすカウント値ゼロ信号GMODECLR等がある。

【0028】次に、レーザープリンタ1の動作について説明する。レーザープリンタ1の電源がONされると、リセットI Cによりリセット信号RESETがインターフェイス10に供給される。インターフェイス10に供給されると、Dフリップフロップ51がクリアされ、Dフリップフロップ51から出力されるモード切り替え信号GMODEがロウレベルとなり、割り込みモードが設定される。割り込みモードが設定されている間は、PC4 から供給されるデータは、すべてインターフェイス10からCPU がス21を介してCPU 11に供給される。割り込みモードにおいては、DMA コントローラ17によるDRAM 16へのアクセスは行なわれないため、CPU 11はDRAM 16のチェックを行なう。

【0029】次に、図3のタイミングチャートに基づいて画像データ受信処理について説明する。なお、図3の各フリップフロップに記載されている記号P、C、D、Q、J、Kは、それぞれ、プリセット端子、クリア端子、D端子、Q端子、J端子、K端子を表わす。

【0030】割り込みモードにおいて、PC4からストローブ信号STROBEがインターフェイス10に供給されると、割り込み信号STBINTがインターフェイス10から出力され、CPU11に割り込みがかけらる。続いてPC4からインターフェイス10、CPUバス21を介して解像度を表わす制御データと、ブロック総バイト数、たとえば64KB(キロバイト)を表わす制御データとがCPU11に供給される。なお、ブロック総バイト数は、PC4の能力、例えばPC4が有するRAMの容量に従って、最も効率のよい任意の値に設定することができる。

【0031】CPU11は、解像度を表わす制御データ に従って、解像度設定の処理をする。また、СРИ11 は、ブロック総バイト数、64KBを表わす制御データ に従って、インターフェイス 10にライト信号 IOW R、チップセレクト信号BTLCS1、BTLCS2、 BTLCS3を供給すると共に、8ビットのデータバス を介してレジスタ50に64KBを表わす00FFFF Hをセットする。続いて、CPU11は、インターフェ イス10にチップセレクト信号CCMDCS、ライト信 号IOWRを供給してDフリップフロップ51にハイレ ベルのデータを書き込む。これにより、Dフリップフロ ップ51から出力されるモード切り替え信号GMODE がハイレベルとなり、転送モードが設定される。転送モ ードが設定されている間は、PC4から供給されるデー タは、すべてインターフェイス10からローカルバス2 2を介してDMAコントローラ17に供給される。

【0032】この状態で、PC4からストローブ信号が インターフェイス10に供給されると、1バイト目の画 像データの受信が開始される。インターフェイス10は 調停回路15にバス要求信号CBR出力し、DMAコン トローラ17によるローカルバス22を介してのDRA M16に対するアクセスを要求する。バス要求信号CB Rに応答して調停回路15からバス使用許可信号CBG がインターフェイス10に供給されると、インターフェ イス10は、ストローブ信号STROBEに続いてPC 4から受信した1バイトの画像データをDMAコントロ ーラ17に供給すると共に、DMAコントローラ17に 転送開始信号CDMAENAを出力する。DMAコント ローラ17は、ローカルバス22を介して1バイト目の 画像データをDRAM16へ転送し、DRAM16の所 定のアドレスに書き込む。1バイトの画像データをDR AM16へ転送するとDMAコントローラ17は、転送 終了信号CDMAENDをインターフェイス10に供給 する。転送終了信号CDMAENDが供給されるとイン ターフェイス 1 0 は、バス要求信号 C B R を解除する。 また、レジスタ50は、転送終了信号CDMAENDに 応答して、セットされたブロック総データ数から1を差 し引くダウンカウント動作を行なう。

【0033】この状態で、PC4からストローブ信号S

8

7

TROBEがインターフェイス10に供給されると、2 バイト目の画像データの受信が開始され、1バイト目の画像データの受信が開始され、1バイト目の画像データの受信が同様の処理がなされる。このようにして、画像データの受信が1バイトずつ繰り返し行なわれ、64KBの画像データがDMAコントローラ17によりDRAM16へ転送されると、レジスタ50のカウント値はゼロとなり、レジスタ50はフリップフロップ及びゲート回路を介してカウント値ゼロ信号GMODECLRを出力する。カウント値ゼロ信号GMODECLRが出力されると、インターフェイス10のDフリップロップ51がクリアされ、Dフリップフロップ51から出力されるモード切り替え信号GMODEがロウレベルとなり、割り込みモードが設定される。

【0034】この割り込みモードにおいて、PC4から ストローブ信号STROBEがインターフェイス10に 供給されると、割り込み信号STBINTがインターフ ェイス10から出力され、CPU11に割り込みがかけ らる。続いてPC4からインターフェイス10、CPU バス21を介して解像度を表わす制御データと、ブロッ ク総バイト数、64KBを表わす制御データとがCPU 20 11に供給され、2回目の64KBの画像データの受信 処理が行なわれる。このようにして、64KBの画像デ ータが連続してDMAコントローラ17によりDRAM 16へ転送される度に、転送モードが割り込みモードに 切り替えらる。CPU11は、割り込みモードに切り替 わる度に、64 K Bの画像データが過不足なく正常に受 信されているかをチェックする。もし、画像データが正 常に受信されていなければ、CPU11は、PC4に対 して画像データの送信中止を要求する等のエラー処理を 実行する。

【0035】このようにして、コントローラ3は、64 KBごとの画像データの受信を繰り返す。PC4は、1ページ分の画像データを64KBのブロックに分割して、1ブロックごとの送信を繰り返し行なうのであるが、改ページ直前のブロックに関しては、画像データの数が64KBに満たない場合がある。このような場合、PC4は改ページ直前のブロックの画像データを送信する前の割り込みモードにおいて、ブロック総データ数を表わす制御データとして、64KBとは異なる値を表わす制御データをインターフェース10に供給する。

【0036】インターフェイス10は、DMAコントローラ17による改ページ直前のブロックの画像データの転送が終了すると、転送モードを割り込みモードに切り替える。この状態で、次のページの画像データがある場合には、PC4から改ページを表わす制御データと、解像度を表わす制御データと、ブロック総バイト数、則ち64KBを表わす制御データとが、インターフェイス10に供給され、上述した画像データ受信処理が繰り返される。次のページの画像データがない場合には、PC4から改ページを表わす制御データのみがインターフェイ50

ス10に供給される。

【0037】次に、画像形成処理について説明する。インターフェイス10からCPUバス21を介して改ページを表わす制御データがCPU11に供給されると、CPU11は、エンジン2による画像形成動作を開始させる。即ち、CPU11はエンジンコントローラ14に画像形成機構や用紙送り機構等の駆動を指令する。エンジンコントローラ14はCPU11の指令に従ってエンジン2に制御信号を出力し、エンジン2の駆動を開始する。

【0038】一方、CPU11は、インターフェイス10を介してDMAコントローラ17に、DRAM16に格納された画像データの読み出しを指令する。CPU11の指令に従って、DMAコントローラ17はローカルバス22を介してDRAM16にアクセスし、DRAM16に格納された画像データの読み出しを開始する。DMAコントローラ17は、DRAM16から画像データを1ライン分ずつ読み出し、ローカルバス22を介して復号化回路18に転送する。復号化回路18は、圧縮されている画像データを伸長し、専用のバス24を介してラインバッファ19に供給する。ラインバッファ19は、供給された画像データに従ってビデオ信号を発生し、信号線25を介してエンジン2に供給する。

【0039】このようにして、エンジン2には、エンジンコントローラ14から制御信号が、ラインバッファ19からビデオ信号が供給され、エンジン2によりレーザ方式の画像形成動作が行なわれる。CPU11によるエンジン2の制御は、CPUバス21を介して実行され、DMAコントローラ17による画像データのDRAM16への書き込み及び読み出しはローカルバス22を介して行なわれるため、PC4から複数ページ分の画像データが供給される際には、画像データ受信処理と画像形成処理とを同時に行なうことができ、処理時間の短縮を実現できる。

【0040】なお、上記実施の形態において、PC4が外部装置に、エンジン2が画像形成手段に、インターフェイス10が受信手段に、CPU11が制御手段に、CPUバス21が第1のバスに、DRAM16が記憶手段に、DMAコントローラ17が転送手段に、ローカルバス22が第2のバスに相当する。また、上記レジスタ50がデータ数設定手段に、Dフリップフロップ51がモード切り替え手段に、調停回路15が調停手段に相当する。

[0041]

【発明の効果】以上説明したことから明かなように、請求項1に記載のプリンタにおいては、外部装置から供給されるデータの内、制御データは受信手段から第1のバスを介して制御手段に供給され、画像データは受信手段から第2のバスを介して転送手段へ供給され、転送手段によって第2のバスを介して記憶手段に格納される。転

(6)

q

送手段による画像データの転送は、第2のバスを介して 行なわれるため、転送手段による画像データの転送中 に、制御手段が接続されている第1のバスが転送手段に より占有されることはない。

【0042】従って、画像データの受信中であっても、制御手段は画像形成手段の制御が可能となる。これにより、転送手段によって多量の画像データを連続して転送しても、画像形成手段の画像形成速度が遅くなることはなく、画像データの受信時間と画像形成時間とを合わせた処理時間の短縮が達成される。また、転送手段による10画像データ転送中にプリンタになんらかの異常が生じた場合には、制御手段が迅速に対処することができる。さらに、転送手段が一度に転送する画像データの量を少なくして、バスを制御手段に明け渡す必要が無いので、画像データの高速受信が可能になる。

【0043】また、請求項2に記載のプリンタにおいては、データ数設定手段により任意に設定された数の画像データが転送手段によって記憶手段へ転送される度に、モード切り替え手段によって転送モードから割り込みモードへの切り替えが行なわれる。

【0044】従って、外部装置からプリンタへ大量の画像データが供給される際、制御手段は外部装置からすべての画像データが供給される前に外部装置と通信する機会が与えられる。これにより、画像データの受信が正常に行なわれなかった場合や、プリンタになんらかの異常が発生した場合、制御手段は外部装置からすべての画像データが供給される前に対処することができる。

【0045】また、外部装置はプリンタに供給すべき全ての画像データを、データ数設定手段により設定されるデータ数に基づいて複数のブロックに分け、各ブロックごとに画像データを作成してプリンタに供給すればよい。即ち、外部装置は全ての画像データを作成してからプリンタへ画像データの供給を開始するのではなく、1ブロック分の画像データが作成できたらその画像データをプリンタへ供給し始め、画像データをプリンタへ供給しながら次のブロックの画像データを作成すればよい。これにより、外部装置による画像データの作成と、プリンタによる画像データの受信及び画像の形成を並列的に

同時に行なうことができるため、外部装置とプリンタとを含めたシステム全体の処理時間の短縮が可能になる。 【0046】さらに、データ数設定手段は任意のデータ数を設定できるため、外部装置が有するメモリの容量に応じて最適なデータ数を設定することができる。たとえ外部装置の有するメモリが少ない場合でも、データ数設定手段により設定されるデータ数を少なくすることにより、外部装置の画像データの送信に支障が無いよう、プリンタ側で対処することができる。

10

【0047】さらに、請求項3に記載のプリンタでは、調停手段により、制御手段による第1のバスを介しての記憶手段へのアクセスと、転送手段による第2のバスを介しての記憶手段へのアクセスとが調停される。従って、転送手段だけではなく、制御手段も記憶手段にアクセス可能となり、制御手段による記憶手段のチェックが可能になる。

【図面の簡単な説明】

【図1】本発明の一実施形態のレーザープリンタの電気 的構成を表わすブロック図である。

【図2】上記レーザープリンタのインターフェイスのモード切り替え機能に関連する部分の回路図である。

【図3】上記レーザープリンタの画像データ受信処理を 表わすタイミングチャートである。

【符号の説明】

- 1 レーザープリンタ
- 2 エンジン
- 3 コントローラ
- 4 パーソナルコンピュータ
- 10 インターフェイス
- 11 CPU
 - 15 調停回路
 - 16 DRAM
 - 17 DMAコントローラ
 - 21 CPUバス
 - 22 ローカルバス
 - 50 レジスタ
 - 51 Dフリップフロップ

(7)

特開平9-37000

[図1]

